
Porte logiche a pass-transistor

Rabaey, Circuiti Integrati Digitali 2°Ed: Cap. 6 p.289-305

- Implementazione di funzioni logiche arbitraria: teorema di Shannon
- Caratteristiche statiche
- Caratteristiche dinamiche
- Consumo
- Ottimizzazione delle prestazioni
- Esempi e applicazioni: MUX, XOR, Full-Adder

IMPLEMENTAZIONE: CONCETTI FONDAMENTALI



Struttura di una porta a pass-transistor


Il concetto di pass-transistor (pass-T) è quello che più si avvicina all'impiego del MOS come un interruttore. Si tratta di un'alternativa alla logica statica complementare, che ha l'obiettivo di ridurre il numero di dispositivi necessari all'implementazione di una data funzione logica. Nella logica statica complementare gli ingressi sono connessi SOLO ai gate dei transistor. Gli NMOS sono usati per portare in uscita il valore logico basso mediante la rete di pull down, e i PMOS sono impiegati per portare in uscita il valore logico alto mediante la rete di pull-up.
Nell'implementazione di una funzione logica a pass-T gli ingressi sono collegati sia ai terminali di gate sia ai terminali di source/drain. Potenzialmente ciò comporta la riduzione del numero di transistor da 2N fino a N (nel migliore dei casi).
La struttura base dell'approccio a pass-T è mostrato in figura (con NMOS a sinistra e PMOS a destra).
In entrambi i casi abbiamo tre ingressi: S, X e Y e una coppia di NMOS (o in alternativa di PMOS).
Il circuito a NMOS sulla sinistra svolge la seguente funzione:

$$F = S \cdot X + \bar{S} \cdot Y$$

Se S=0, M_{n1} è OFF e M_{n2} è ON. L'uscita è connessa al segnale Y. Se S=1, M_{n1} è ON e M_{n2} è OFF e l'uscita è connessa al segnale X.
Il circuito a PMOS sulla destra svolge, invece, la funzione:

$$F = \bar{S} \cdot X + S \cdot Y$$

E funziona allo stesso modo ma con il segnale S negato rispetto al caso degli NMOS.
Osservazione importante: la coppia di NMOS (o di PMOS) DEVONO essere pilotati al gate uno dal segnale S e uno dal segnale S negato. Ciò garantisce che per qualsiasi configurazione degli ingressi **uno e uno solo dei pass-T sono contemporaneamente accesi** e, quindi, che l'uscita sia sempre collegata ad **un valore logico definito** ma mai a due segnali diversi.



Funzioni logiche elementari

La semplice struttura base appena vista consente agevolmente di realizzare tutte le funzioni logiche elementari.

Funzione AND. Poniamo S = A, X = B, Y = 0

$$F = S \cdot X + \bar{S} \cdot Y = A \cdot B + \bar{A} \cdot 0 = A \cdot B$$

Funzione OR. Poniamo S = A, X = 1, Y = B

$$F = S \cdot X + \bar{S} \cdot Y = A \cdot 1 + \bar{A} \cdot B = A + B$$

Funzione XOR. Poniamo S = A, X = B, Y = $\overline{B}$

$$F = S \cdot X + \bar{S} \cdot Y = A \cdot \bar{B} + \bar{A} \cdot B = A \oplus B$$

Funzione identità. Poniamo S = A, X = 1, Y = 0

$$F = S \cdot X + \bar{S} \cdot Y = A \cdot 1 + \bar{A} \cdot 0 = A$$

Osservazione importante: le connessioni mostrate sopra per realizzare le funzioni logiche elementari non sono univoche. Ad esempio la funzione AND e OR e identità possono essere fatte anche nel modo seguente:

Funzione AND. Poniamo S = A, X = B, Y = A


$$F = S \cdot X + \bar{S} \cdot Y = A \cdot B + \bar{A} \cdot A = A \cdot B + 0 = A \cdot A$$

Funzione OR. Poniamo S = A, X = A, Y = B

$$F = S \cdot X + \bar{S} \cdot Y = A \cdot A + \bar{A} \cdot B = A + \bar{A} \cdot B = A + B$$

Funzione identità. Poniamo S = A, X = A, Y = A

$$F = S \cdot X + \bar{S} \cdot Y = A \cdot A + \bar{A} \cdot A = A + 0 = A$$



Funzione NAND. Poniamo S = A, X = $\bar{B}$, Y = 1

$$F = S \cdot X + \bar{S} \cdot Y = A \cdot \bar{B} + \bar{A} \cdot 1 = A \cdot \bar{B} + \bar{A} = \bar{A} + \bar{B} = \overline{A \cdot B}$$

Funzione OR. Poniamo S = A, X = 0, Y = $\bar{B}$

$$F = S \cdot X + \bar{S} \cdot Y = A \cdot 0 + \bar{A} \cdot \bar{B} = \bar{A} \cdot \bar{B} = \overline{A + B}$$

Funzione XOR. Poniamo S = A, X = $\bar{B}$, Y =B

$$F = S \cdot X + \bar{S} \cdot Y = A \cdot B + \bar{A} \cdot \bar{B} = \overline{A \oplus B}$$

Funzione NOT. Poniamo S = A, X = 0, Y = 1

$$F = S \cdot X + \bar{S} \cdot Y = A \cdot 0 + \bar{A} \cdot 1 = \bar{A}$$

In generale le funzioni NAND, NOR, XNOR e NOT sono realizzate a partire dalle precedenti, semplicemente negando i segnali presentei ai source/drain dei MOSFET.

Come utile esercizio provare a realizzare le stesse funzioni elementari mediante PMOS.

Implementazione di funzioni più complesse

Teorema di Shannon

Ogni funzione logica di N variabili F(A,B,C,D…) può essere espressa nel modo seguente:

$$F(A,B,C,\ldots) = A\cdot F_1(B,C,D,\ldots) + \overline{A}\cdot F_0(B,C,D,\ldots)$$

con:

$$F_1(B,C,\ldots) = F(1, B, C, D, \ldots)$$

$$F_0(B,C,\ldots) = F(0, B, C, D, \ldots)$$

F_0 e F_1 sono funzioni a N – 1 variabili

Andrea Cester, Fondamenti di Elettronica - Laurea in Ingegneria Informatica 6

Implementazione di una funzione logica arbitraria

Per realizzare una funzione logica arbitraria a pass-T può essere utile ricorrere al *teorema si Shannon*.

***Teorema di Shannon**. Data una funzione logica di N ingressi F(A,B,C,D,…), è possibile esprimere la funzione logica F nel modo seguente:*

$$F(A,B,C,D,\ldots) = \bar{A}\cdot F(0,B,C,D,\ldots) + A\cdot F(0,B,C,D,\ldots)$$

Osservazione importante: se definiamo F_0 e F_1 (funzioni di N-1 ingressi):

$$F_0(B,C,D,\ldots) = F(0,B,C,D,\ldots)$$
$$F_1(B,C,D,\ldots) = F(1,B,C,D,\ldots)$$

cioè come la funzione F calcolata per $X_1 = 0$ e $X_1 = 1$, è possibile riapplicare il teorema di Shannon ricorsivamente per N volte.

Ad esempio:

$$F_0(B,C,D,\ldots) = \overline{X_2}\cdot F_0(0,C,D,\ldots) + X_2\cdot F_0(1,C,D,\ldots)$$

e

$$F_1(B,C,D,\ldots) = \overline{X_2}\cdot F_1(0,C,D,\ldots) + X_2\cdot F_1(1,C,D,\ldots)$$

A sua volta possiamo definire le funzioni:

$$F_{00}(C,D,\ldots) = F_0(0,C,D,\ldots)$$
$$F_{01}(C,D,\ldots) = F_0(1,C,D,\ldots)$$

e

$$F_{10}(C,D,\ldots) = F_1(0,C,D,\ldots)$$
$$F_{11}(C,D,\ldots) = F_1(1,C,D,\ldots)$$

e iterare lo stesso ragionamento.


…in termini di pass-T

$$F(A,B,C,\ldots) = A \cdot F_1(B,C,D,\ldots) + A \cdot F_0(B,C,D,\ldots)$$

$$F_1(B,C,\ldots) = F(1, B, C, D, \ldots)$$

$$F_0(B,C,\ldots) = F(0, B, C, D, \ldots)$$

Il teorema di Shannon può essere applicato ricorsivamente tante volte quanti sono gli ingressi



Andrea Cester, Fondamenti di Elettronica - Laurea in Ingegneria Informatica 7

L'implementazione a pass-T ricalca esattamente il teorema di Shannon. Basta fare la seguente associazione dei segnali:

$$S \rightarrow A$$
$$X \rightarrow F_1(B, C, D, \ldots)$$
$$Y \rightarrow F_0(B, C, D, \ldots)$$

L'uscita della funzione logica è:

$$F = S \cdot X + \bar{S} \cdot Y = A \cdot F_1(B, C, D, \ldots) + \bar{A} \cdot F_0(B, C, D, \ldots) = F(A, B, C, D, \ldots)$$

Esempio


Implementazione a pass-T $F(A,B,C) = \bar{B} + A \cdot C$

$$F(A,B,C) = \bar{A} \cdot F_0(B,C) + A \cdot F_1(B,C)$$

$F_0(B,C) = \bar{B} + 0 \cdot C = \bar{B}$ $\qquad$ $F_1(B,C) = \bar{B} + 1 \cdot C = \bar{B} + C$

$$F_1(B,C) = \bar{B} \cdot F_{10}(C) + B \cdot F_{11}(C)$$

$F_{10}(C) = 1$ $\qquad$ $F_{11}(C) = C$



Esempio: consideriamo la funzione $F = \bar{B} + A \cdot C$

Applichiamo il teorema di Shannon:

$$F_0(B,C) = F(0,B,C) = \bar{B}$$
$$F_1(B,C) = F(1,B,C) = \bar{B} + C$$

$$F = \bar{A} \cdot F_0(B,C) + A \cdot F_1(B,C) = \bar{A} \cdot \bar{B} + A \cdot (\bar{B} + C)$$

Riapplichiamo il teorema di Shannon a F_1:

$$F_{10}(C) = F_1(0,C) = \bar{0} + C = 1$$
$$F_{11}(C) = F_1(1,C) = \bar{1} + C = C$$

$$F_1(B,C) = \bar{B} \cdot F_{10}(C) + B \cdot F_{11}(C) = \bar{B} \cdot 1 + B \cdot C$$

Mettendo insieme tutto otteniamo:

$$F = \bar{A} \cdot \bar{B} + A \cdot [\bar{B} \cdot 1 + B \cdot C]$$

e corrisponde allo schema circuitale in figura.

Esempio


Implementazione a pass-T $F(A,B,C) = \bar{B} + A \cdot C$

$$F(A,B,C) = \bar{B} \cdot F_0(A,C) + B \cdot F_1(A,C)$$

$F_0(A,C) = \bar{0} + A \cdot C = 1$ $\qquad$ $F_1(A,C) = \bar{1} + A \cdot C = A \cdot C$

$$F_1(A,C) = \bar{A} \cdot F_{10}(C) + A \cdot F_{11}(C)$$

$F_{10}(C) = 0 \cdot C = 0$ $\qquad$ $F_{11}(C) = 1 \cdot C = C$



Attenzione: lo schema circuitale che realizza la funzione non è univoco. Infatti, possiamo applicare il teorema di Shannon a partire dall'ingresso B invece che A.

$$F_0(A,C) = F(A,0,C) = \bar{0} + A \cdot C = 1$$
$$F_1(A,C) = F(A,1,C) = \bar{1} + A \cdot C = A \cdot C$$

$$F = \bar{B} \cdot F_0(A,C) + B \cdot F_1(A,C) = \bar{B} \cdot 1 + B \cdot (A \cdot C)$$

Riapplichiamo il teorema di Shannon a G_1:

$$F_{10}(C) = F_1(0,C) = 0 \cdot C = 0$$
$$F_{11}(C) = F(1,C) = 1 \cdot C = C$$


$$F_1(A,C) = \bar{A} \cdot F_{10}(C) + A \cdot F_{11}(C) = \bar{A} \cdot 0 + A \cdot C$$

Mettendo insieme tutto otteniamo:

$$F = \bar{B} \cdot 1 + B \cdot [\bar{A} \cdot 0 + A \cdot C]$$

e corrisponde allo schema circuitale in figura.

CARATTERISTICHE STATICHE: CONNESSIONE DI PORTE A PASS-T



Caratteristica statica di trasferimento

pass-T NMOS


Consideriamo come esempio la porta logica AND a pass-T in figura e supponiamo B = 1.
Tracciamo l'andamento della tensione di uscita V_F in funzione della tensione V_A.
Partiamo con $V_A = 0$. Il nodo A è sicuramente il source del MOS, quindi $V_{GS} = V_{DD}$ e il nodo F a regime si porta a 0V.
Aumentiamo ora lentamente V_A. Possiamo assumere che A sia il drain del transistor. Finché il MOS è acceso la tensione al nodo F aumenta portandosi a $V_F = V_A$, in modo tale che $V_{DS}=V_A-V_F=0$ e non passi corrente in condizioni stazionarie.
Attenzione: in condizioni di equilibrio, $V_{DS} = 0$, quindi $V_{GS} = V_{GD} = V_{DD} – V_A = V_{DD} – V_F$. I terminali di source e drain non sono distinguibili.
All'aumentare di V_A la tensione V_{GS} diminuisce e la tensione di soglia aumenta a causa dell'effetto body. Infatti, la tensione $V_{SB} = V_A = V_F$ aumenta (ricordiamo che il substrato è collegato a massa).
Quanto detto vale finché V_A è abbastanza basso. Appena la tensione V_A in ingresso è tale che $V_{GS} = V_{TN}$, il MOS si spegne. Ciò avviene alla tensione:

$$V_{GS} = V_{GD} = V_{DD} – V_A = V_{DD} – V_F = V_{TN} > V_{TN0}$$

cioè per:

$$V_A = V_F = V_{DD} – V_{TN} < V_{DD} – V_{TN0}$$

Da questo punto in poi, aumentando V_A oltre $V_{DD}–V_{TN}$, V_F resta costante, poiché il MOS è spento.
Osservazione importante: quando $V_A = V_B = V_{DD}$, l'NMOS funge da pull-up, in quanto mantiene alto il potenziale di uscita. A regime l'NMOS è spento, quindi il nodo F sarebbe in condizioni di alta impedenza (cioè isolato da qualsiasi potenziale). Cioè porterebbe all'errata conclusione che il tipo di logica non sia statica. Ricordiamo che la logica statica complementare è definita statica, perché il nodo di uscita è sempre connesso a massa o alimentazione. In realtà la porta a pass-T in esame è statica. Infatti, se per qualsiasi ragione il potenziale del nodo F scendesse (anche se pochissimo) sotto $V_{DD}-V_{TN}$ l'NMOS si accenderebbe ricaricando il nodo a $V_{DD}-V_{TN}$.



pass-T PMOS

Consideriamo il circuito in figura e assumiamo B = 0. Il nodo di uscita è collegato a A.
Partiamo da $V_A = V_{DD}$. A è sicuramente il source (nodo a potenziale più alto), $V_{GS} = -V_{DD} < V_{TP}$ e il nodo F si carica fino a V_{DD}. Analogamente al caso precedente, supponiamo di diminuire V_A. Finché il PMOS è acceso, $V_F = V_A$ poiché V_{DS} deve essere nulla a regime.
In condizioni di equilibrio abbiamo che $V_{GS} = V_{GD} = 0 - V_A = 0 - V_F < V_{TP} < V_{TP0}$.
Al diminuire di V_A, il nodo F segue A, la tensione V_{GS} diminuisce in modulo e la tensione di soglia aumenta in modulo, poiché $V_{BS} = V_{DD} - V_A$ aumenta (ricordiamo che il substrato del PMOS è connesso a V_{DD}).
Nell'istante in cui $V_{GS} = V_{TP}$ il PMOS si spegne. Ciò accade quando:


$$V_{GS} = V_{GD} = -V_A = -V_F = V_{TP} < V_{TP0}$$

$$V_A = V_F = -V_{TP} > -V_{TP0}$$

Diminuendo ulteriormente V_A, il nodo F rimane alla tensione $-V_{TP}$ poiché il PMOS è spento.

Valori logici trasmessi dai pass-T

Gli esempi che abbiamo fatto evidenziano che una porta a *pass-T di tipo n trasmette "bene" il valore logico basso*, nel senso che, se il segnale di ingresso è 0V, l'uscita di porta a 0V. Tuttavia se all'ingresso appare V_{DD}, il valore trasmesso è V_{DD}-V_{TN}, cioè "degradato" rispetto a ciò che appare in ingresso. In altre parole *l'NMOS trasmette "male" il valore logico alto*
Il contrario accade nei PMOS: se il PMOS riceve all'ingresso V_{DD}, trasmette in uscita V_{DD}; se riceve in ingresso 0V, trasmette in uscita $-V_{TP}$, cioè un valore logico basso degradato. Quindi, *il PMOS trasmette "bene" il valore logico alto*, ma *trasmette "male" il valore logico basso*.



Connessione dei pass-T

La considerazione appena fatta a due importanti ripercussioni che limitano l'impiego dei pass-T.


1) Connessione di porte logiche a pass-T

Consideriamo il circuito nella figura a sinistra che mostra la serie di due porte a pass-T in cui l'uscita della prima entra in ingresso al source/drain della seconda.
Supponiamo B = C = 1. L'uscita F è connessa all'ingresso A dalla serie di due NMOS. Con $V_A = V_{DD}$ il nodo X del primo stadio si porta alla tensione alta $V_X = V_{DD} - V_{TN}$. Il nodo F sale finché il secondo NMOS è acceso, cioè finché $V_{GS} = V_G - V_F = V_{DD} - V_F = V_{TN}$. In condizioni stazionarie $V_F = V_{DD} - V_{TN}$.
In sintesi, il valore logico alto in ingresso al primo stadio ($V_A = V_{DD}$) viene degradato dal primo NMOS ($V_X = V_{DD} - V_{TN}$). Tuttavia il secondo stadio trasmette il valore logico alto senza degradarlo ulteriormente.
Il ragionamento può essere facilmente esteso alla cascata di tre o più porte logiche.
Consideriamo ora il circuito a destra. L'uscita della prima porta pilota il gate della seconda.
Supponiamo sempre A = B = C = 1. Il nodo di uscita X del primo stadio si porta a $V_X = V_{DD} - V_{TN}$.
Consideriamo ora il secondo stadio. Se $V_C = V_{DD}$, il potenziale del nodo F sale finché il transistor è acceso, cioè:

$$V_{GS} = V_X - V_{TN} = V_{DD} - 2V_{TN}$$

L'uscita F viene quindi doppiamente degradata.
Assumendo $V_{DD} = 2.5V$ e $V_{TN} = 0.5V$, abbiamo visto che la tensione di soglia può salire fino a 0.8V in presenza di effetto body. Ciò significa che $V_X = 1.7V$ e $V_F = 0.9V$. Questo valore è facilmente interpretato come valore logico basso dallo stadio successivo.

In conclusione, l'uscita di una porta a pass-T può pilotare il source/drain di una seconda porta, ma non il gate.



2) Connessione di un pass-T a una porta logica statica complementare.

Consideriamo un pass-T che pilota l'ingresso di un invertitore CMOS.
Assumiamo per semplicità che NMOS e PMOS abbiano tensioni di soglia simmetriche $V_{TN0} = -V_{TP0} = V_{T0}$. Se all'ingresso del pass-T è applicato V_{DD} allora l'uscita trasmette il valore:

$$V_{DD} - V_T = V_{T0} + \Delta V_T$$

Consideriamo la polarizzazione dei MOS dell'invertitore:


$$\text{NMOS: } V_{GS} = V_{DD} - V_T > V_T \rightarrow \text{ON}$$

$$\text{PMOS: } VGS = V_{DD} - V_T - V_{DD} = -V_T < -V_{T0}$$

Il PMOS non è completamente spento, quindi la tensione di uscita dell'invertitore non scenderà a 0V, ma resterà leggermente superiore.
Dal punto di vista logico, ciò non costituisce un problema. Infatti, il pass-T trasmette un valore alto degradato (come se fosse affetto da un disturbo). L'invertitore riconosce comunque $V_{DD} - V_T$ come un valore logico alto e, grazie alla proprietà rigenerativa, attenua il disturbo in uscita. La tensione di uscita è quasi nulla e sarà interpretata correttamente dallo stadio successivo.

Esiste tuttavia un problema dal punto di vista del consumo. Infatti, non essendo completamente spento il PMOS crea un cammino diretto tra massa e alimentazione che dà luogo a un consumo statico.

OTTIMIZZAZIONE DEI VALORI LOGICI




Ottimizzazione dell'escursione di tensione all'uscita

Il punto debole delle porte a pass-T è la *degradazione di uno dei due livelli logici*, che si ripercuote in ridotti margini di immunità ai disturbi, e a dei limiti su come connettere in cascata le porte logiche.
Un altro limite importante di una porta a pass-T è che *non è rigenerativa*. Basti considerare le caratteristiche ingresso uscita appena analizzate, per vedere che il guadagno è sempre minore o uguale a 1.
Per impiegare in modo efficiente questo tipo di architettura, è necessario ottimizzare il valori logici e, possibilmente, rendere generativa la porta logica.


Soluzione 1: level restorer

Il circuito di level restorer è mostrato in figura ed è costituito da un PMOS inserito in catena di retroazione e pilotato dal segnale di uscita tramite un invertitore.
In figura la rete di pass-T è rappresentata da un solo NMOS con fattore di forma equivalente alla serie dei diversi pass-T che compongono la rete.



Trasmissione del valore logico alto

Supponiamo inizialmente che l’uscita F sia bassa, $V_{OUT} = V_{DD}$ e il PMOS spento.
Supponiamo che la rete di pass-T trasmetta un valore alto (V_{DD}). Il nodo F si porta a $V_{DD} – V_{TN}$. Questo valore è sufficiente per far commutare l’uscita dell’invertitore a un valore basso, anche se non nullo.
Tuttavia il PMOS nella catena di retroazione si accende e conclude la carica del nodo F fino a V_{DD}, che a sua volta permette di spegnere il pull-up dell’invertitore. La tensione di uscita V_{OUT} si porta quindi a 0V.




Trasmissione del valore logico basso

Supponiamo ora che il nodo F sia alto, OUT basso e, quindi, il PMOS acceso.
Supponiamo che la rete di pass-T trasmetta il valore logico basso.
In queste condizioni il nodo F si trova connesso verso massa da una rete di NMOS con fattore di forma equivalente $Z_{n,eq}$ e verso V_{DD} tramite il PMOS con fattore di forma Z_p.
Finché il PMOS rimane acceso, la tensione V_F non può scendere a 0V, ma si porta ad un valore intermedio tra 0 e V_{DD}.
A questo punto possono verificarsi due casi:

1. $V_F < V_M$ (tensione di soglia logica dell’invertitore). In tal caso l’invertitore interpreta l’ingresso come un valore basso e fa commutare la sua uscita. V_{OUT} sale e spegne il PMOS. La rete di NMOS conclude la scarica di F fino a massa e l’invertitore completa la carica di V_{OUT} fino a V_{DD}.
2. $V_F > V_M$. In questo caso, l’invertitore interpreta l’ingresso come un valore alto e mantiene basso V_{OUT}. Il PMOS rimane acceso e il circuito si trova in una condizione di stallo nella quale F non riesce a scendere a 0V.

Criteri di dimensionamento del Level Restorer




Se Z_p è troppo grande → $V_F > V_M$ → l'invertitore non commuta

Quale delle due condizioni si verifica, dipende dal rapporto tra Z_p e $Z_{n,eq}$. Se Zp è abbastanza piccolo, allora la rete di NMOS è abbastanza conduttiva per portare $V_F < V_M$. In caso contrario, se Z_p è troppo alto rispetto a $Z_{n,eq}$ la tensione V_F non scende sotto V_M.
Questi casi sono rappresentati nel grafico a destra.
In questo esempio si vede che un valore di Z_p = 1.25/0.25 = 5 è il limite per poter avere la commutazione. Se Z_p = 1.5/0.25 = 6, invece, la commutazione non avviene.

Vantaggi e svantaggi
Il level restore complica il circuito rendendolo "a rapporto", cioè dipendente dal rapporto $Z_p/Z_{n,eq}$. Occorre perciò un accurato dimensionamento del level restorer. Inoltre, il transitorio di discesa è rallentato mentre quello di salita è velocizzato dalla presenza del level restorer perché in un caso il PMOS gioca a sfavore nell'altro a favore.

L'impiego del level restore però porta anche due vantaggi:
- L'uscita della porta è differenziale (o complementare) nel senso che fornisce sia il valore F sia il suo negato all'uscita OUT. Questo ci permette di avere già «gratis» il segnale negato per pilotare i due gate di un modulo a pass-T.
- L'uscita della porta logica è rigenerativa poiché contiene l'invertitore. Inoltre il feedback positivo del level restorer aiuta ulteriormente a rigenerare il segnale e renderlo immune dai disturbi.



Soluzione 2: Porta di trasmissione (Transmission Gate, TG)


Sfruttando le proprietà complementari di NMOS e PMOS, combinando un NMOS e un PMOS in parallelo e usando come segnali di controllo del gate due segnali complementari (diretto e negato).

Se A = 0, il gate dell'NMOS è a 0V (NMOS OFF) e il gate del PMOS è a V_{DD} (PMOS OFF). L'interruttore p aperto.

Se A = 1, il gate dell'NMOS è a V_{DD} e il gate del PMOS a 0V. Entrambi i MOS sono accesi e l'interruttore è chiuso.

Trasmissione di uno “0”

$$R_{TG}(V_{OUT}) = R_n \,||\, R_p$$



Source dell’NMOS a massa → lo “0” sarà trasmesso bene

Source del PMOS a V_{DD} → l’“1” sarà trasmesso bene

Il TG trasmette bene sia gli “0” sia gli “1”

Supponiamo l’interruttore chiuso (A = 1).

Trasmissione di uno "0":
Se IN = 0, il nodo IN è il source dell’NMOS e il drain del PMOS.
L’NMOS ha $V_{GS} = V_{DD}$ (sempre) e riesce a scaricare completamente OUT verso massa.
Il PMOS ha $V_{GS} = -V_{OUT}$. Inizialmente è acceso e nella prima fase della scarica aiuta l’NMOS a scaricare OUT. Quando la tensione V_{OUT} raggiunge $–V_{TP}$ il PMOS si spegne, ma l’NMOS è comunque acceso.

Trasmissione di un "1":
Se IN = 1, il nodo IN è il drain dell’NMOS e il source del PMOS.
Il PMOS ha $V_{GS} = -V_{DD}$ (sempre) e riesce a caricare completamente OUT a V_{DD}.
L’NMOS ha $V_{GS} = V_{OUT}$. Inizialmente è acceso e nella prima fase della carica aiuta il PMOS a caricare OUT. Quando la tensione V_{OUT} raggiunge $V_{DD}–V_{TN}$ l’NMOS si spegne, ma il PMOS è comunque acceso.


La porta di trasmissione è quindi un interruttore in grado di trasmettere bene si il valore logico alto sia il valore logico basso.

Resistenza equivalente
In prima approssimazione possiamo trattare la porta di trasmissione come un interruttore con una resistenza serie pari a:


$$R_{TG} = \frac{R_n R_p}{R_n + R_p}$$

CARATTERISTICHE DINAMICHE

Tempo di propagazione di un singolo pass-transistor



Esempio S = 0



$t_p = 0.69 \cdot R_n \cdot C_F$

C_F = capacità totale del nodo di uscita (C_{OUT}+C_L)

Tempo di propagazione

Le caratteristiche dinamiche di una singola porta logica a pass-T sono definite dal tempo di propagazione:

$$t_p = 0.69 \cdot R_n \cdot C_F$$

dove C_F è la capacità del nodo di uscita ed è data dalla somma del contributo intrinseco (C_{OUT}) e del contributo esterno (C_L):

$$C_F = C_{OUT} + C_L$$

Ovviamente nel calcolo del tempo di propagazione C_{OUT} contiene tutti i contributi parassiti dei MOS (accesi o spenti). La resistenza R_n è la resistenza del solo MOS acceso.
Nel caso di una porta di trasmissione si procede in modo analogo, sostituendo la resistenza R_n con il parallelo delle resistenze R_n e R_p dei due MOS.

Connessione in cascata di porte logiche

In logica statica complementare la resistenza di ingresso è nulla. Ciò significa che non passa corrente tra nodo di ingresso e nodo di uscita. Consideriamo ad esempio due invertitori in cascata. Siano R_1 e R_2 le resistenze di uscita e C_1 e C_2 le capacità dei nodi di uscita.
Presi singolarmente i due invertitori hanno tempi di propagazione:

$$t_{p1} = 0.69 \cdot R_1 C_1$$
$$t_{p2} = 0.69 \cdot R_2 C_2$$


La capacità C_1 viene scaricata dalla sola resistenza R_1. La capacità di uscita è scaricata dalla sola resistenza R_2. Infatti l'impedenza di ingresso dell'invertitore è infinita e non può passare corrente tra ingresso e uscita. Tutta la corrente che scarica C_2 si deve chiudere su R_2. Possiamo calcolare il tempo di propagazione totale come somma dei tempi richiesti a scaricare le due capacità:

$$t_p = t_{p1} + t_{p2}$$

Connessione di porte logiche in cascata

Logica statica complementare


Impedenza infinita → niente corrente



$t_{p1} = 0.69 \cdot R_1 C_1 \qquad t_{p2} = 0.69 \cdot R_2 C_2$

$t_p = 0.69 \cdot R_1 C_1 + 0.69 \cdot R_2 C_2 = t_{p1} + t_{p2}$

(I MOS spenti non sono disegnati)



La corrente di scarica di C_1 passa solo per R_1

La corrente di scarica di C_2 passa sia per R_1 sia per R_2.

$t_p = 0.69 \cdot R_1 C_1 + 0.69 \cdot (R_1 + R_2) C_2$

Modello di Elmore

Andrea Cester, Fondamenti di Elettronica - Laurea in Ingegneria Informatica 24

La situazione è ben diversa in caso di pass-T. Una porta logica a pass-T (o porte di trasmissione) ha due tipi di ingressi: i gate (che hanno impedenza di ingresso infinita); i source/drain con impedenza di ingresso pari a quella del canale di un MOS. L'impedenza di ingresso in questo secondo caso può essere considerata infinita se il MOS è spento. Tuttavia se il MOS è acceso l'impedenza di ingresso è molto bassa.

A seconda di come sono connesse le porte logiche possiamo avere vari casi:

1. L'uscita di una porta a pass-T pilota il gate di un'altra porta (pass-T, TG, o porta logica statica complementare). In questo caso è necessario un level restorer. Quindi l'uscita della porta logica entra sempre all'ingresso di un invertitore (che ha impedenza infinita). I tempi di propagazione delle due porte si sommano come in logica statica complementare

2. L'uscita di una porta di trasmissione pilota il gate di un'altra porta (pass-T, porta di trasmissione, o porta logica statica complementare). Il gate della porta logica ha resistenza infinita e non carica l'uscita della porta di trasmissione. Il caso è analogo al precedente.


3. L'uscita di un pass-T o di una porta di trasmissione pilota il source/drain di una seconda porta logica (a pass-T o TG). In questo caso la seconda porta carica la prima non solo in modo capacitivo, ma anche resistivo. Se consideriamo l'esempio a destra, la corrente di carica/scarica di C_2 passa non solo per R_2 ma anche per R_1, poiché R_2 non è direttamente connessa a massa o a V_{DD}. In questo caso è applicabile il modello di Elmore come se avessimo un unico stadio:

$$t_p = 0.69 \cdot R_1 C_1 + 0.69 \cdot (R_1 + R_2) C_2 = 0.69 \cdot (R_1 C_1 + (R_1 + R_2) C_2)$$

OTTIMIZZAZIONE DELLE PRESTAZIONI

Ottimizzazione del tempo di propagazione


La serie di N pass-T o N TG è una lunga rete di Elmore → $t_p \sim N^2$



$$t_p = 0.69 \cdot \sum_{i=1}^{N} \left(C_i \sum_{j=1}^{i} R_j \right)$$

$$t_p = 0.69 \cdot RC \cdot \frac{N(N+1)}{2}$$

(se tutte le R e C sono uguali)



Andrea Cester, Fondamenti di Elettronica - Laurea in Ingegneria Informatica 26


Ottimizzazione del tempo di ritardo: buffer ripetitori

Quando si connettono molte porte logiche in cascata si incorre nello stesso limite incontrato nel pull-up e nel pull-down di porte logiche statiche complementari con tanti ingressi.
Se connettiamo N porte a pass-T in cascata, otteniamo una rete di Elmore a N stadi, il cui tempo di propagazione è:

$$t_p = 0.69 \cdot \sum_{i=1}^{N} \left(C_i \sum_{j=1}^{i} R_j \right)$$

E fornisce una dipendenza da N^2. Ciò limita il numero massimo di porte logiche collegabili in cascata.

Lo stesso ragionamento si applica al caso in cui si usino TG invece che pass-T, a patto che si sostituisca la resistenza R_n con R_{TG}.



La tecnica usata per ottimizzare le lunghe catene di pass_T o TG è quella di inserire periodicamente dei buffer ripetitori nelle catene. Ciò permette di far chiudere verso massa o alimentazione la corrente di carica/scarica delle capacità limitando il numero massimo di MOS in serie.

Consideriamo N MOS in serie. L'idea è di suddividere la catena in K catene di M transistor l'una, in modo che N = K·M.
In uscita di ciascuna catena inseriamo un buffer. Il buffer può essere invertente o non invertente e può svolgere anche la funzione di level restorer, se necessario.
Definiamo t_{BUF} il tempo di propagazione del buffer.
Inoltre, per semplicità supponiamo che tutti i transistor abbiano resistenza R e tutti i nodi del circuito abbiano la stessa capacità C.

Il tempo di propagazione della singola catena di M transistor è:


$$t_{PASS-T} = 0.69 \cdot RC \cdot \frac{M(M+1)}{2}$$

Assumendo la resistenza di uscita del buffer molto piccola rispetto a R, il tempo di propagazione complessivo del circuito è:

$$t_{TOT} = \frac{N}{M}\left[0.69 \cdot RC \cdot \frac{M(M+1)}{2} + t_{BUF}\right] = 0.69 \cdot RC \cdot \frac{N(M+1)}{2} + \frac{N}{M} t_{BUF}$$

ed è costituito da due termini. Il primo è il tempo di propagazione della sotto-catena di M transistor e aumenta con M. Il secondo termine è il tempo addizionale introdotto dai buffer ed è moltiplicato per N/M, cioè il numero di buffer. Esso aumenta al diminuire di M.
Ci aspettiamo che esista un valore ottimale di M.

Ottimizzazione del tempo di propagazione



Approssimativamente: $t_{PASS-T} = 0.69 \cdot RC \cdot \frac{M(M+1)}{2}$

$$t_p = \frac{N}{M}\left[0.69 \cdot RC \cdot \frac{M(M+1)}{2} + t_{BUF}\right] = 0.69 \cdot RC \cdot \frac{N(M+1)}{2} + \frac{N}{M} t_{BUF}$$

Ottimizzazione: $\frac{\partial t_p}{\partial M} = 0$ $\qquad M = 1.7\sqrt{\frac{t_{BUF}}{RC}}$

Andrea Cester, Fondamenti di Elettronica - Laurea in Ingegneria Informatica 28

Per calcolare il valore ottimo è sufficiente annullare la derivata dt_p/dM:

$$\frac{0.69 \cdot RC}{2} - \frac{t_{BUF}}{M^2}$$

$$M^2 = \frac{2 \cdot t_{BUF}}{0.69 \cdot RC}$$

$$M = 1.7\sqrt{\frac{t_{BUF}}{RC}}$$


Ed è indipendente da N.

$$t_{TOT} = 0.69 \cdot RC \cdot \frac{N(M+1)}{2} + \frac{N}{M} t_{BUF}$$

Ecco che la dipendenza da N^2 è sostituita con una dipendenza lineare con N

Esercizio:
Come utile esercizio, ripetere il procedimento di ottimizzazione supponendo che il buffer abbia un tempo di propagazione intrinseco t_{BUF0}, resistenza di uscita R_{BUF} e che il tempo di ritardo possa essere scritto come $t_{BUF} = t_{BUF0} + 0.69 R_{BUF} C_L$, dove C_L è la capacità di carico esterna.

CONSUMO DINAMICO DELLE PORTE LOGICHE



Consumo dinamico


Anche per le porte a pass-T o TG, il consumo dinamico si basa sulla carica e scarica delle capacità di uscita di ciascuna porta logica. La formula che viene impiegata è la stessa trovata per la logica statica complementare.

Il fattore di forma dipende solo dalla funzione logica realizzata e non dalla strategia di implementazione, quindi sono validi tutti i conti fatti per la logica statica complementare.

L'unica differenza sta nei valori di V_L e V_H, che sono:

- V_L = 0V, V_H = V_{DD}-V_{TN} per pass-T NMOS;
- V_L = -V_{TP}, V_H = V_{DD} per pass-T PMOS;
- V_L = 0V, V_H = V_{DD} per porte di trasmissione o porte a pass-T ma con level-restorer;

ESEMPI E APPLICAZIONI



Implementazione del MUX a pass-transistor

La funzione logica svolta dal MUX 1:2 è:

$$B = \bar{S} \cdot A_0 + S \cdot A_1$$


Questa forma si presta bene ad essere implementata dal circuito a pass-T a sinistra, che impiega due NMOS pilotati da S e dal suo negato e un invertitore. I segnali A_0 e A_1 entrano ai source/drain dei MOS.
I limiti di questa implementazione sono:

- L'escursione della tensione di uscita è limitata tra 0V e $V_{DD} - V_T$.
- La porta non è rigenerativa e ha impedenza di ingresso non infinita.
- È bidirezionale. Infatti, il pass-T semplicemente mette in contatto due nodi, ma se per qualche ragione al nodo B viene applicato un segnale, esso viene trasmesso verso l'ingresso.

Implementazione di un MUX 1:2 a TG

Questi limiti sono parzialmente risolti sostituendo i pass-T con TG, ripristinando il valori di tensione in uscita tra 0V e V_{DD}.
Tuttavia:


- La porta è ancora non rigenerativa e ha impedenza di ingresso non infinita.
- È bidirezionale.



Per rendere la porta unidirezionale e generativa allo stesso tempo è conveniate aggiungere tre invertitori: due agli ingressi dati e uno all'uscita.
In questo modo si ottiene:

- Impedenza di ingresso infinita
- resistenza di uscita bassa
- Porta unidirezionale
- Porta rigenerativa

Le stesse proprietà si ottengono se anziché usare TG si usano pass-T e l'invertitore di uscita è sostituito con un level restor (invertitore + PMOS).
Nel seguito analizzeremo il MUX realizzato con porte di trasmissione, le stesse considerazioni possono essere estese al caso in cui si utilizzino pass-T.



Realizzazione di un MUX N:1 con porte di trasmissione (struttura ad albero)

Consideriamo ad esempio il MUX 8:1 a destra. Abbiamo già visto che la funzione logica svolta è:

$$B = (\overline{S_2} \cdot \overline{S_1} \cdot \overline{S_0}) \cdot A_0 + (\overline{S_2} \cdot \overline{S_1} \cdot S_0) \cdot A_1 + (\overline{S_2} \cdot S_1 \cdot \overline{S_0}) \cdot A_2 + (\overline{S_2} \cdot S_1 \cdot S_0) \cdot A_3 + \\ +(S_2 \cdot \overline{S_1} \cdot \overline{S_0}) \cdot A_4 + (S_2 \cdot \overline{S_1} \cdot S_5) \cdot A_1 + (S_2 \cdot S_1 \cdot \overline{S_0}) \cdot A_6 + (S_2 \cdot S_1 \cdot S_0) \cdot A_7$$

Raccogliamo i segnali in questo modo:

$$B = \overline{S_2} \cdot [\overline{S_1} \cdot (\overline{S_0} \cdot A_0 + S_0 \cdot A_1) + S_1 \cdot (\overline{S_0} \cdot A_2 + S_0 \cdot A_3)] + \\ +S_2 \cdot [\overline{S_1} \cdot (\overline{S_0} \cdot A_4 + S_5 \cdot A_1) + S_1 \cdot (\overline{S_0} \cdot A_6 + S_0 \cdot A_7)]$$

L'espressione così raccolta rappresenta il circuito a sinistra.
Il primo stadio è rappresentato da 4 MUX 2:1 che svolgono la funzione logica dei 4 termini dentro le parentesi tonde, che definiamo:

$$X_0 = \overline{S_0} \cdot A_0 + S_0 \cdot A_1 \quad X_1 = \overline{S_0} \cdot A_2 + S_0 \cdot A_3$$
$$X_2 = \overline{S_0} \cdot A_4 + S_0 \cdot A_5 \quad X_3 = \overline{S_0} \cdot A_6 + S_0 \cdot A_7$$


I quattro segnali sono gli ingressi del secondo stadio costituito da 2 MUX 2:1 e realizzano le funzioni all'interno delle parentesi quadre:

$$Y_0 = \overline{S_1} \cdot X_0 + S_1 \cdot X_1 \quad Y_1 = \overline{S_1} \cdot X_2 + S_1 \cdot X_3$$

Infine, l'ultimo stadio è un solo MUX 2:1 che svolge la funzione:

$$B = \overline{S_2} \cdot Y_0 + S_2 \cdot Y_1$$

Il circuito ha una struttura ad albero binario.
In generale, se abbiamo N ingressi il numero di stadi necessari è M=$\log_2$N, uno per ciascun ingresso di controllo. Vediamo infatti che tutti i MUX del primo stadio sono pilotati da S_0, il secondo da S_1 e il terzo da S_2.



A livello circuitale, il MUX con struttura ad albero è rappresentato in questo schematico. Osserviamo che gli invertitori sono presenti solo in ingresso e in uscita. Non ha senso infatti, replicare la coppia di invertitori ad ogni stadio.


All'aumentare del numero di ingressi N, il numero di ingressi di controllo aumenta in modo logaritmico ($M = \log_2 N$). Il tempo di propagazione della catena di porte di trasmissione aumenta ovviamente con il quadrato di M. Se M è molto grande è possibile inserire periodicamente dei buffer per rigenerare il segnale.

Porta XOR a pass-T / TG

$$F = \bar{A} \cdot B + A \cdot \bar{B}$$

A=0, B=0, V_F = 0V **"0 buono"**

A=0, B=1, $V_F = V_{DD}-V_T$ **"1 degradato"**



Il valore alto è sempre degradato

A=1, B=0, $V_F = V_{DD}-V_T$ **"1 degradato"**

A=1, B=1, V_F = 0V **"0 buono"**

Porta logica XNOR

La funzione logica XOR è:

$$F = \bar{A} \cdot B + A \cdot \bar{B}$$

È facile verificare che il circuito in figura svolge questa funzione.
Infatti, con A = 0 è acceso l'NMOS M_1 (che porta il segnale B). L'uscita F è uguale a B. Quindi:

- Se B = 0, l'uscita è bassa e uguale a 0V.
- Se B = 1, l'uscita è alta, ma il suo valore è degradato a V_{DD}-V_T.

Con A = 1 è acceso l'NMOS M_1. L'uscita F è uguale a B negato.

- Se B = 0, l'uscita è alta, ma il valore è degradato dall'NMOS.
- Se B = 1, l'uscita è bassa e trasmette un valore buono (0V).

In sintesi, la porta trasmette un valore basso buono e un valore alto degradato.


È banale verificare che se al posto degli NMOS usassimo PMOS (invertendo il segno di A al gate) otteniamo la stessa funzione, ma con livello alto buono e livello basso degradato

Porta XOR a pass-T / TG

$$F = \bar{A} \cdot B + A \cdot \bar{B}$$

A=0, **B=0**, $V_F = -V_T$ **"0 degradato"**

A=0, B=1, $V_F = V_{DD}$ **"1 buono"**



$F = \bar{A} \cdot B + A \cdot \bar{B}$

Se B = 0 il segnale di uscita è **degradato**

A=1, **B=0**, $V_F = V_{DD}-V_T$ **"1 degradato"**

A=1, B=1, $V_F = 0V$ **"0 buono"**

Se B = 0 →

$$F = \bar{A} \cdot 0 + A \cdot 1 = A$$

Andrea Cester, Fondamenti di Elettronica - Laurea in Ingegneria Informatica 37

Cosa accade se sostituiamo M_1 con un PMOS come in figura?
Innanzitutto, non è più necessario il valore di A negato, poiché il PMOS esegue già la negazione di A (cioè si accende con A=0).
Si dimostra facilmente che il circuito esegue la funzione XOR.
Infatti, con A = 0 il PMOS M_1 è acceso e l'NMOS M_2 è spento. L'uscita F è uguale a B:

- Se B = 0, l'uscita è bassa, ma il suo valore è degradato.
- Se B = 1, l'uscita è alta e il valore è pari a V_{DD}.

Con A = 1 il PMOS è OFF e l'NMOS è acceso. L'uscita F è uguale al negato di B.

- Se B = 0, l'uscita è alta, ma il valore è degradato dall'NMOS.
- Se B = 1, l'uscita è bassa e trasmette un valore buono (0V).

In sintesi, la porta trasmette un valore buono se B = 1 e un valore degradato se B = 0.
Quando B = 0, l'uscita F è sempre uguale ad A.

Porta XOR a pass-T / TG


$$F = \bar{A} \cdot B + A \cdot \bar{B}$$

A=0, B=0, V_F = 0V "0 buono"

A=0, B=1, $V_F = V_{DD}$ "1 buono"

Se B = 0 → il TG è ON

$F = A$



Se B = 0 il segnale di uscita dei due MOS è **degradato**

A=1, B=0, $V_F = V_{DD}$ "1 buono"

A=1, B=1, V_F = 0V "0 buono"

Poiché la condizione critica si ha con B = 0, come rimedio si può usare un TG pilotato da B negato che trasmette A.
Quando B = 1, il TG è OFF ed è attivo uno dei due pass-T a seconda del valore di A. Il circuito funziona come quello precedente.
Se B = 1, i due pass-T trasmettono il valore logico degradato, ma il *TG è ON e trasmette lo STESSO valore logico, ma non degradato*.


Porta XNOR a pass-T / TG

A	B	XOR	XNOR
0	0	0	1
0	1	1	0
1	0	1	0
1	1	0	1

$$F = A \cdot B + \bar{A} \cdot \bar{B}$$

$$F = A \cdot \overline{(\bar{B})} + \bar{A} \cdot (\bar{B})$$

$$F = A \oplus \bar{B}$$



Identica alla porta XOR ma con il segnale B negato

Andrea Cester, Fondamenti di Elettronica - Laurea in Ingegneria Informatica 39

Porta logica XNOR

La funzione XNOR è data da:


$$F = A \cdot B + \bar{A} \cdot \bar{B}$$

Negando due volte B otteniamo:

$$F = A \cdot \overline{(\bar{B})} + \bar{A} \cdot (\bar{B}) = A \oplus (\bar{B})$$

Equivale alla XOR tra A e il negato di B.
Il circuito che realizza la XNOR è lo stesso della porta XOR ma con il segnale B negato.
In entrambi i casi sono sufficienti 4 transistor per la porta logica e 2 per l'eventuale invertitore per generare B negato (se non è già disponibile).


Entrambe le porte XOR e XNOR appena viste si realizzano con pochi transistor, ma hanno un limite importante: *non sono rigenerative*



Porta logica XOR rigenerativa

Una porta XOR che gode della proprietà rigenerativa può essere realizzata con una coppia di porte di trasmissione e tre invertitori.
Le porte di trasmissione sono pilotate da uno dei due segnali al gate (A in questo caso). Un invertitore è necessario per generare A negato.
Un secondo invertitore è usato per generare il negato di B. B e il suo negato entrano ai source/drain delle due porte di trasmissione.
Un terzo invertitore è posto in uscita a due scopi:

1. *Rigenera il segnale* delle porte di trasmissione rendendo, inoltre, *bassa la resistenza di uscita*.
2. Rende infinita l'impedenza di ingresso B. Infatti, mentre nel ramo in basso della porta il segnale B passa per l'invertitore, nel ramo in alto entra direttamente al source/drain. Senza l'invertitore in uscita l'impedenza di ingresso sarebbe pari alla resistenza equivalente delle porte di trasmissione.



Porta logica AND (rigenerativa)

Con considerazioni analoghe possiamo realizzare, ad esempio una porta AND.
La porta di trasmissione in alto è attiva con A = 1. il segnale B entra attraverso un invertitore, passa (negato) attraverso la porta di trasmissione e viene infine negato nuovamente in uscita.
La porta di trasmissione in basso è attiva con A = 0 e riceve in ingresso il segnale A negato (cioè 1) che è poi negato nuovamente in uscita. Il ramo in basso quindi, se attivo, trasmette sempre 0.


Esercizio: come utile esercizio modificare lo schema della slide in modo da realizzare le porte OR, NAND e NOR.

Sommatore a 1 bit (Half Adder)

Half-Adder

Un half-adder somma due bit A e B

Ha due uscite: la somma (S) e il riporto dell'operazione di somma (C_{OUT})



A	B	S	C_{OUT}
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

$$S = A \oplus B$$
$$C_{OUT} = A \cdot B$$

Andrea Cester, Fondamenti di Elettronica - Laurea in Ingegneria Informatica 42


Somma di due bit: half-adder (HA)

Un Half-Adder (HF) è un circuito con due ingressi e due uscite. Esso riceve in ingresso due segnali A e B (interpretati come numeri binari a una cifra) e restituisce in uscita una coppia di segnali corrispondenti alla somma S = A + B (intesi come cifre binarie) e al riporto della comma C_{OUT}.
In figura vediamo la tabella di verità corrispondente alla somma e al riporto.
Si verifica facilmente che la somma è la funzione XOR e il riporto la funzione AND.
Le due funzioni possono essere realizzate mediante porte di trasmissione e invertitori come mostrato precedentemente.
Ciascuna porta impiega 10 MOS (5n + 5p). Tuttavia due invertitori (quelli che negano A e B) possono essere condivisi tra le due porte. Il numero totale di MOS è 16.

Sommatore a 1 bit con riporto (Full Adder)

Full-Adder

- Il full-adder somma due bit A e B e il riporto C_{IN}
- Ha due uscite:
  - la somma (S)
  - il riporto dell'operazione di somma (C_{OUT})



A	B	C_{IN}	S	C_{OUT}
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Uscita S (somma)

$$S = \overline{A} \cdot \overline{B} \cdot C_{IN} + \overline{A} \cdot B \cdot \overline{C_{IN}} + A \cdot \overline{B} \cdot \overline{C_{IN}} + A \cdot B \cdot C_{IN} =$$

$$= \overline{A} \cdot (B \oplus C_{IN}) + A \cdot \left(\overline{B \oplus C_{IN}}\right) = A \oplus B \oplus C_{IN}$$

Andrea Cester, Fondamenti di Elettronica - Laurea in Ingegneria Informatica 43

Somma di due bit con riporto

Un full-adder (FA) è un circuito a tre ingressi e due uscite. I segnali di ingresso rappresentano tre cifre binarie: A e B sono due numeri interi a 1 bit; C_{IN} è il bit di riporto (quello dell'eventuale somma precedente).
In figura vediamo la tabella di verità.
La somma realizza la funzione XOR di tre ingressi:

$$S = A \oplus B \oplus C_{IN}$$

Il riporto di uscita C_{OUT} può essere ricavato dalla mappa di Karnaugh:

$$C_{OUT} = A \cdot B + A \cdot \bar{B} \cdot C_{IN} + \bar{A} \cdot B \cdot C_{IN} = A \cdot B + (A \cdot \bar{B} + \bar{A} \cdot B) \cdot C_{IN}$$

$$C_{OUT} = A \cdot B + (A \oplus B) \cdot C_{IN}$$

Rielaboriamo l'espressione di C_{OUT}, scrivendo:

$$A \cdot B = A \cdot A \cdot B + 0 \cdot \bar{B} = A \cdot A \cdot B + A \cdot \bar{A} \cdot \bar{B} = A \cdot (A \cdot B + \bar{A} \cdot \bar{B}) = A \cdot \overline{A \oplus B}$$

Esprimiamo il riporto di uscita in questo modo:

$$C_{OUT} = \overline{A \oplus B} \cdot A + (A \oplus B) \cdot C_{IN}$$

Definiamo il segnale ausiliario:

$$P = A \oplus B$$

Esprimiamo somma e riporto di uscita come:

$$S = P \oplus C_{IN}$$


$$C_{OUT} = \bar{P} \cdot A + P \cdot C$$

Sommatore a 1 bit con riporto (Full Adder)

Full-Adder

- Il full-adder somma due bit A e B e il riporto C_{IN}
- Ha due uscite:
  - la somma (S)
  - il riporto dell'operazione di somma (C_{OUT})

AB \ C	0	1
00	0	0
01	0	1
11	1	1
10	0	1



Uscita C_{OUT} (riporto)

$$C_{OUT} = AB + \overline{A}BC_{IN} + A\overline{B}C_{IN} = \\ = AB + (A \oplus B) \cdot C_{IN}$$

$$A \cdot B = A \cdot A \cdot B + A \cdot \overline{A} \cdot \overline{B}$$
$$= A \cdot \left(A \cdot B + \overline{A} \cdot \overline{B}\right) = A \cdot \left(\overline{A \oplus B}\right)$$

Espressione alternativa per il riporto: $C_{OUT} = A \cdot \left(\overline{A \oplus B}\right) + (A \oplus B) \cdot C_{IN}$

Andrea Cester, Fondamenti di Elettronica - Laurea in Ingegneria Informatica 44

Somma di due bit con riporto

Un full-adder (FA) è un circuito a tre ingressi e due uscite. I segnali di ingresso rappresentano tre cifre binarie: A e B sono due numeri interi a 1 bit; C_{IN} è il bit di riporto (quello dell'eventuale somma precedente).
In figura vediamo la tabella di verità.
La somma realizza la funzione XOR di tre ingressi:

$$S = A \oplus B \oplus C_{IN}$$

Il riporto di uscita C_{OUT} può essere ricavato dalla mappa di Karnaugh:

$$C_{OUT} = A \cdot B + A \cdot \bar{B} \cdot C_{IN} + \bar{A} \cdot B \cdot C_{IN} = A \cdot B + (A \cdot \bar{B} + \bar{A} \cdot B) \cdot C_{IN}$$
$$C_{OUT} = A \cdot B + (A \oplus B) \cdot C_{IN}$$

Rielaboriamo l'espressione di C_{OUT}, scrivendo:

$$A \cdot B = A \cdot A \cdot B + 0 \cdot \bar{B} = A \cdot A \cdot B + A \cdot \bar{A} \cdot \bar{B} = A \cdot (A \cdot B + \bar{A} \cdot \bar{B}) = A \cdot \overline{A \oplus B}$$

Esprimiamo il riporto di uscita in questo modo:


$$C_{OUT} = \overline{A \oplus B} \cdot A + (A \oplus B) \cdot C_{IN}$$

Definiamo il segnale ausiliario:

$$P = A \oplus B$$

Esprimiamo somma e riporto di uscita come:

$$S = P \oplus C_{IN}$$
$$C_{OUT} = \bar{P} \cdot A + P \cdot C$$



Il segnale P e il suo negato possono essere realizzati mediante una coppia di porte XOR e XNOR che condividono lo stesso invertitore per generare A (non rappresentato in figura). Il numero totale di MOS è 4 + 4 + 2 = 10.

Esempio: calcolo del tempo di propagazione

Assumiamo che ciascun NMOS abbia resistenza R_n = R e capacità parassite C_s=C_d=C_g = C e che ciascun PMOS abbia R_p = R e C_s=C_d=C_g = 2C

È facile verificare che il caso peggiore per la porta XOR si ha quando B = 1 e A = 1.
In questo caso è necessario che il segnale A si propaghi attraverso l'invertitore (non disegnato) e poi si propaghi attraverso un NMOS.
La capacità totale del nodo di uscita dell'invertitore è (vedi anche i circuiti delle prossime slide) 12C. La capacità totale del nodo P è 12C. Dato il dimensionamento adottato, la resistenza di uscita dell'invertitore è R. Il tempo di propagazione è quindi dato dal modello di Elmore:

$$t_p = 0.69 \cdot (R \cdot 12C + 2R \cdot 12C) = 0.69 \cdot 36 \cdot RC$$


Per la porta XNOR vale un ragionamento analogo, ma il caso peggiore si ha con B = 0 e A = 0. il segnale di propaga da A, attraverso l'invertitore e poi il pass-T PMOS.
Il tempo di propagazione è uguale al caso precedente.

$$t_p = 0.69 \cdot (R \cdot 12C + 2R \cdot 12C) = 0.69 \cdot 36 \cdot RC$$

Sommatore a 1 bit con riporto (Full Adder)

Full-Adder

(Parte 2)



Andrea Cester, Fondamenti di Elettronica - Laurea in Ingegneria Informatica 46

La somma è ottenuta con una porta XOR tra P e C_{IN}. In questo caso avendo a disposizione il segnale P sia in forma diretta, sia in forma negata non è necessario l'invertitore. Quindi sono sufficienti 2 porte di trasmissione e due invertitori (8 MOS in totale)

Esempio: calcolo del tempo di propagazione

Assumiamo che ciascun NMOS abbia resistenza $R_n = R$ e capacità parassite $C_s=C_d=C_g = C$ e che ciascun PMOS abbia $R_p = R$ e $C_s=C_d=C_g = 2C$

Calcoliamo il tempo di propagazione da P a S assumendo che durante la commutazione di P il segnale C_{IN} sia costante.
Il percorso critico è quello che parte da C_{IN}, passa attraverso l'invertitore, la porta di trasmissione e poi il secondo invertitore. Se C_{IN} è costante durante la commutazione di P, possiamo assumere che la capacità di uscita del primo invertitore sia già stata caricata o scaricata.
Quindi il tempo di propagazione del primo stadio (invertitore + porta di trasmissione) è:


$$t_{p1} = 0.69 \cdot \left(R + \frac{R}{2}\right) 9C = 0.69 \cdot \frac{27}{2} RC$$

Il secondo invertitore ha un tempo:

$$t_{p2} = 0.69 \cdot R \cdot 3C$$

Il tempo totale è:

$$t_p = 0.69 \cdot 16.5 \cdot RC$$



Infine C_{OUT} è realizzato con una coppia di porte di trasmissione e due invertitori.
In totale bastano 6 MOS perché quelli dell'invertitore pilotato da A sono già stati inclusi nel computo della porta XOR/XNOR.

L'intero full-adder richiede 24 MOS.

Osservazioni:
- Tutti gli ingressi hanno impedenza infinita.
- Entrambe le uscite hanno resistenza pari a quella di un invertitore.
- Il tempo di propagazione dagli ingressi all'uscita è data dalla somma dei tempi richiesti a generare i segnali P e il suo negato (t_{pXOR}=t_{pXNOR}) e il tempo di propagazione del secondo stadio che è pilotato dal segnale P.
- La topologia del secondo stadio è uguale sia per S sia per C_{OUT}. Quindi i tempi di propagazione dei due circuiti sono circa uguali.

Esempio: calcolo del tempo di propagazione
Assumiamo gli stessi valori dell'esempio precedente.
Calcoliamo il tempo di propagazione da P a S assumendo che durante la commutazione di P i segnali A e C_{IN} siano costante.
In questo caso i percorsi sono identici. Se C_{IN} e A sono costanti durante la commutazione di P, la capacità di uscita del primo invertitore è già stata caricata o scaricata.
Il tempo totale è uguale al caso precedente:

$$t_p = 0.69 \cdot 16.5 \cdot RC$$

Esercizi proposti

Problema 7

DATI: $k_{n'} = 151\mu A/V^2$, $k_p' = 55.5\mu A/V^2$; $V_{TN0} = -V_{TP0} = 0.25V$ (assumiamo che l'effetto body, se presente, induca una variazione della tensione di soglia $|\Delta V_T| = 0.15V$); $V_{DSATN} = 0.3V$; $V_{DSATP} = -0.5V$, $C_{g0} = 48fF/\mu m^2$; $C_{d0} = C_{s0} = 4fF/\mu m$; $Z_n = 3$; $V_{DD} = 1.2V$; $L = 0.125\mu m$

1. Disegnare il circuito che svolge la funzione logica $F = ABC + \dot{A}B\dot{C} + \bar{B}D$ usando il minor numero di pass-transistor NMOS.
2. Calcolare il valore V_{FL} e V_{FH} del nodo di uscita corrispondente ai valori logici 0 e 1
3. Calcolare i tempi di ritardo della porta in assenza di carico esterno e con un carico $C_L = 7fF$.
4. Calcolare il consumo dinamico sapendo che gli ingressi vengono aggiornati a una frequenza di 800MHz e che le probabilità che siano a 1 sono $p_A = p_B = p_C = p_D = p = 0.3$.
5. Come cambiano le risposte ai punti precedenti se si utilizzano PMOS (con $Z_p = 3$) invece che NMOS
6. Come cambiano le risposte ai punti 1, 2, 3 e 4 se si usano porte di trasmissione con ($Z_n = Z_p = 3$)?
7. Modificare il circuito disegnato al punto 1 inserendo un level restorer in cui l'invertitore è ideale e ha $V_M = V_{DD}/2$. Calcolare il valore massimo del fattore di forma del PMOS del level restorer che garantisce la corretta commutazione del nodo di uscita.

Soluzione

1. Usare B (2° stadio) e A (1° stadio) come segnali di controllo: $F = \overline{B} \cdot D + B \cdot \left(A \cdot C + \overline{A} \cdot C\right)$
2. $V_{FL} = 0V$, $V_{FH} = 0.8V$;
3. $t_{pHL0} = 87.2ps$, $t_{pLH0} = 174.5ps$, $t_{pHL} = 203.6ps$, $t_{pLH} = 407.1ps$;
4. $P_{dyn} = 0.84\mu W + 1.71\mu W$;
5. (2) $V_{FL} = 0.4V$, $V_{FH} = 1.2V$; (3) $t_{pHL0} = 348.1ps$, $t_{pLH0} = 174.1ps$, $t_{pHL} = 812.3ps$, $t_{pLH} = 406.1ps$; (4)$P_{dyn} = 0.84\mu W + 1.71\mu W$;
6. (2) $V_{FL} = 0V$, $V_{FH} = 1.2V$; (3) $t_{pHL0} = 139.5ps$, $t_{pLH0} = 174.3ps$, $t_{pHL} = 232ps$, $t_{pLH} = 209.4ps$; (4)$P_{dyn} = 2.53\mu W + 3.34\mu W$;
7. $Z_p < 3$

Esercizi proposti

Problema 8

DATI: R_{n0} = 18kΩ, R_{p0} = 36kΩ; C_{g0} = 40fF/μm²; C_{d0} = C_{s0} = 8fF/μm; V_{DD} = 1.5V; L = 0.15μm
Consideriamo un MUX realizzato con due porte di trasmissione e tre invertitori.

1. Disegnare il circuito elettrico appena descritto.
2. Sapendo che per rutti i MOS Z_n = 3 e Z_p = 6, calcolare il tempo di ritardo della porta in assenza di carico esterno e con un carico C_L = 10fF.
3. Associare in modo opportuno i segnali A e B agli ingressi del MUX per realizzare le funzioni elementari:
   a) $F = A \cdot B$
   b) $F = A + B$
   c) $F = \overline{A \cdot B}$
   d) $F = \overline{A + B}$
   e) $F = A \oplus B$

Soluzione


2. t_{p0} = 339.1ps; t_p = 380.5ps;
3. S = A;
   a) D_0 = A, D_1 = B;
   b) D_0 = A, D_1 = B;
   c) $D_0 = \overline{A}$, $D_1 = \overline{B}$;
   d) $D_0 = \overline{B}$, $D_1 = \overline{A}$;
   e) D_0 = B, $D_1 = \overline{B}$

Esercizi proposti

Problema 9

DATI: DATI: R_n = 5kΩ, $C_{dn} = C_{sn}$ = 2fF;
Consideriamo il circuito in figura in cui N = 24, in assenza di carico esterno.

1. Calcolare i tempi di ritardo.
2. Ottimizzare il circuito usando buffer non invertenti con t_{p0} = 120ps C_{IN} = 2fF e R_{OUT} = 0Ω.
3. Calcolare il nuovo tempo di ritardo
4. Come cambiano le risposte ai punti 2 e 3 se il buffer avesse R_{OUT} = 1Ω?
5. Come cambiano le risposte ai punti 1, 2 e 3 se si collega anche un carico in uscita C_L = 10fF?



1) t_{pHL} = 1.53ns; t_{pLH} = 3.06ns, 2) M = 3; 3) t_{pHL} = 1.1ns; t_{pLH} = 1.72ns; 4.1) t_{pHL} = 1.95ns; t_{pLH} = 3.89ns. 4.3) invariato

Soluzione

1. t_{pHL} = 6.04ns, t_{pLH} = 12.09ns
2. M = 3
3. t_{pHL} = 1.95ns, t_{pLH} = 2.95ns
4. M = 3, t_{pHL} = 2.05ns, t_{pLH} = 3.05ns
5. (1) t_{pHL} = 6.87ns, t_{pLH} = 13.74ns (2) M = 3, (3) t_{pHL} = 2.06ns, t_{pLH} = 3.05ns